"es hat sich gezeigt, dass sich die Vorteile der längeren Pipeline im Endeffekt überwiegen" oder so ähnlich wurde es bei 3DCenter formuliert. Das kann man so auf keinen Fall stehenlassen!
Vergleiche PIII (Coppermine) 1GHz und P4W 2000. In keinem Benchmark konnte sich der P4 2000 vom GHz PIII nennenswert absetzen. Erst als die SSE2 Unterstützung für Videorendering und einige 3D-Spiele kam setzte er sich ab. Und selbst dann lag er oft noch weit hinter den 1,2er Thunderbirds von AMD.
Hätte man dem PIII den selben FSB gegeben wie dem P4 (dann wären die Verhältnisse fast gleich) so hätten beide CPUs wohl ziemlich ähnliche Leistungen gebracht - de facto bringt die längere Pipeline NIX außer dass man "echte 2GHz" drauf schreiben kann und der P4 mehr Strom verballert - und das deutlich! Zwar ist er verhältnismäßig einfach zu kühlen (siehe die Hotspot-Sache bei 3DCenter), aber er zieht halt trotzdem viel mehr Saft.
Warum der P4 sich dennoch so enorm entwickelt hat? Ganz einfach! Dinge wie 800MHz FSB, HT, SSE2 bzw. jetzt SSE3, DualChannel erhöhen die pro Takt Leistung halt. Und das Mehr an Cache macht sich auch bemerkbar.
Daher setzte sich der P4 als Northwood mit den o.g. Entwicklungen auch immer mehr vom guten alten PIII-S ab. Was die P4-Architektur noch lange nicht positiver macht !
Man sagte dass der P3 nie und nimmer so vom hohen FSB, großen Cache etc. profitiert hätte - und darauf sei die P4 Architektur ja ausgelegt. Angesichts des Centrino (Pipelinelänge: 10

) kann ich nur sagen:

Das ist einfach falsch! Auch wenn die lange Pipeline auf hohe Taktraten ausgelegt ist: Wozu brauche ich Takt, wenns keine Leistung bringt.
Im Endeffekt bleibt zu sagen: Eine lange Pipeline verhält sich ziemlich genau antiproportional zur Leistung/Takt. Mit dem Nachteil dass der Prozessor mit der langen Pipeline bei gleicher Leistung (höherem Takt !!!) mehr Strom als ein kurzpipeliniger Prozessor verbraucht.
Daran wird auch deutlich warum es Intel beim Centrino bei 10 Stufen belassen hat. Und da soll nochmal jm sagen, dass der Centrino nichts mit dem PIII-S zu tun hat. Nichts, außer die gleiche Pipelinelänge
--> PIII-S (P6-Architektur) RULT noch immer
